D’après la 2015 Internation Technology Roadmap for Semiconductors (ITRS), la feuille de route de la de la European Semiconductor Industry Association (ESIA), Japan Electronics and Information Technology Industries Association (JEITA), Korea Semiconductor Industry Association (KSIA), Taiwan Semiconductor Industry Association (TSIA) et Semiconductor Industry Association (SIA), la miniaturisation des transistors prendra fin en 2021.

Après cinquante ans de miniaturisation, il ne sera plus viable économiquement, à cette date, de réduire le volume des transistors, au-delà d’environ 10 nm. La pénultième feuille de route de 2013 prévoyait encore une miniaturisation jusqu’à 5 nm à l’horizon 2028.

Pour augmenter la densité des circuits intégrés, les fondeurs auront recours à d’autres stratégies, notamment l’empilement vertical des transistors en couches, qui a déjà commencé.

À mesure que l’on se rapproche de frontières physiques, il est de plus en plus difficile, et de plus en plus coûteux, de réduire la taille des transistors. D’où la consolidation de l’industrie, qui est passée de 19 fondeurs de pointe en 2001 à 4 aujourd’hui : Intel, TSMC, Samsung et GlobalFoundries.

Pendant plus de 20 ans, la feuille de route ITRS a permis aux acteurs internationaux de coordonner leurs efforts de planification, mais l’édition 2015 est la dernière. Les entreprises restantes développent leur propre feuille de route, partagée uniquement avec leurs partenaires.

D’après l’ITRS, dans les prochaines années, les entreprises de pointes abandonneront le processus de fabrication de pointe actuel, FinFET, pour passer au lateral gate-all-around device. Les canaux finiront pas ne plus être construits en silicium, mais avec du germanium, du silicium-germanium, et d’autres composants à base des éléments des groupes 13 et 14 de la table périodique des éléments.

Depuis quelques années, la miniaturisation des transistors n’occasionne plus automatiquement leur accélération. Du fait notamment de problèmes de chaleur qui limitent la fréquence d’horloge maximale. On mise donc sur la parallélisation. Comme il est très complexe, voire impossible de paralléliser certaines tâches, la vitesse d’une puce n’augmente plus linéairement avec sa quantité de transistors.