Lors de son symposium technologique 2022, TSMC présente sa feuille de route des procédés de fabrication de puces électroniques.
3 nanomètres
La production avec son premier procédé 3 nanomètres démarrerait dès le second semestre 2022 – mais avec une livraison des premières puces aux clients en 2023.
On pourrait espérer 25 à 30 % de consommation électrique en moins par rapport aux puces fabriquées en 5 nanomètres (à fréquence égale), 10 à 15 % de performances en plus (à consommation égale), et une densité des fonctions logiques supérieure de 70 %.
Quatre itérations de ce procédé N3 sont prévues en 2023, 2024 et 2025, avec des optimisations de performance, de consommation énergétique et de densité. À l’exception du procédé N3E, un compromis pour obtenir de meilleurs rendements de production, au prix d’une densité de transistors légèrement inférieure à celle de N3.
FinFlex
Alors que TSMC est déjà sans concurrent pour la production haut de gamme de puces électroniques, le fondeur présente une technologique qui pourrait devenir un avantage compétitif de taille : FinFlex.
Avec la plupart des procédés modernes de fabrication, qui sont basés sur la technologie de transistors FinFET (transistor à effet de champ à ailettes), les concepteurs de puces choisissent différentes librairies avec différentes cellules standards : la composante de base de toute puce, constituée de quelques transistors et d’interconnexions.
Le choix d’une cellule de base dicte le compromis souhaité entre performance, consommation électrique et densité.
Aujourd’hui, ce choix vaut pour une puce entière.
Avec FlinFlex, un concepteur pourra assortir plusieurs cellules de base sur une même puce. Il pourrait opter par exemple pour une cellule orientée performance pour les cœurs à haute performance d’un processeur, une cellule basse consommation pour les cœurs à haute efficience, et une cellule haute densité pour la mémoire tampon.
N2
N2, le procédé de fabrication en deux nanomètres, est prévu pour 2025. Il inaugurera la technologie GAAFET pour TSMC : gate all around field-Effect transistor (transistor à effet de champ à ailettes de toute part). Une technologie que Intel devrait exploiter pour son procédé Intel 20A.
N2 offrirait une consommation réduite de 25 à 30 % à fréquence égale que N3E, 10 à 15 % de performance en plus à consommation égale, et une densité 10 % supérieure.