Aujourd’hui, Samsung Electronics, le numéro un de l’industrie du semi-conducteur, annonce le démarrage de la production de puces électroniques en 3 nanomètres, avec une architecture de transistor GAAFET (transistor à effet de champ à ailettes de toute part).
Comparé à son procédé de fabrication 5 nanomètres, on obtiendrait une réduction de consommation électrique de 45 %, des performances supérieures de 23 %, et une surface réduite de 16 %.
La version propriétaire de la technologie GAAFET de Samsung est dénommée MBCFET pour transistor à canal par ponts multiples, basée sur des couches d’une extrême finesse (nanosheets).
Ces couches offrent une grande flexibilité de production : plus elles sont larges, plus les transistors sont performants. Moins elles sont larges, moins le transistor consomme d’énergie.
En n’annonçant pas une production de masse, comme c’est généralement le cas pour ce genre d’annonces, ni aucune puce spécifique produite avec ce procédé de fabrication, le groupe coréen se donne une marge de manœuvre sur la quantité de puces qu’elle peut produire, et sur les rendements de production.
Toutefois, il semble bien qu’il ait pris de l’avance sur son concurrent numéro un, TSMC. Pour mémoire, Intel ne se mettra pas à produire de puces électroniques en 7 nanomètres, dans le meilleur des cas, avant 2023.
